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layered  germanium‐based  Metal‐Oxide‐Semiconductor  capacitors  (p‐Ge/GeOx/Al2O3/High‐K/Metal 
Gate) has been analyzed in terms of the C‐V hysteresis and flat band voltage as function of both negative 
and positive  stress  fields. Significant differences were  found  for  the case of negative voltage  stress 
between the annealed and non‐annealed samples, independently of the stressing time. It was found 
that  the hole  trapping effect decreases  in  the case of  the  forming gas annealed samples,  indicating 
strong  passivation  of  defects  with  energies  close  to  the  valence  band  existing  in  the  oxide‐




As  the physical dimensions of  transistors scale down,  the velocity saturation of carriers  in  the 









Aiming  to  fulfill  this  requirement, materials with high‐carrier‐mobility and  therefore  improved 
injection velocity such as Germanium (Ge) – up to 4 times larger bulk mobility for holes respect to Silicon 
[7]  ‐ and  III‐V compounds  (such as  InGaAs)  ‐up to 2 times  larger bulk mobility for electrons have been 
proposed as possible candidates to replace Silicon as channel material[3], a key step in the development 
of high‐performance P and N MOS transistors, respectively[3], [8]. Furthermore, dense 2D integration of 
InGaAs and Ge has been  recently  shown on a Si  substrate[9]  (Ge –  III‐V Hybrid Technology), utilizing 
standard CMOS processes.  InGaAs nFETs and SiGe pFETs have been reported down to 25 nm spacing, 






Regarding  InGaAs, much   progress   has   been   made    in   the   passivation   of   charge   trapping 
defects in the Al2O3/InGaAs gate stacks, including traps at the oxide/III‐V interface[13]–[16]. Nevertheless, 







MOS  structures  [19]–[22].  In  particular,  it  has  been  reported  a  reduction  of  Dit  in  (100)  Ge  MOS 




However, despite  the  extensive  literature  available  about  the  good  interface passivation  and 
excellent device performance obtained with this approach, very few reliability studies of this Ge‐based 
MOS  stack  have  been  reported  in  connection with  the  interface  passivation method  by  forming  gas 
annealing (FGA). Although NBTI robustness has been shown for SiO2 passivated Ge‐devices[24]–[26], it is 
clear  that more  information  is  needed  to  describe  and model  the mechanisms  responsible  for  the 
degradation of high‐k dielectric/Ge stacks. 









(MG  stands  for Metal Gate)  stacks,  is  studied by  the dynamics of  the  flat band voltage  (VFB) and C‐V 




























2636B  Source  Measurement  Unit.  During  CVS,  the  stress  was  periodically  interrupted  for  C‐V 
measurements  to  track  the  degradation  of  the  device  parameters  such  as  VFB  and  C‐V  hysteresis  at 






FGA  samples)  and  with  post  deposition  forming  gas  annealing  (FGA  samples).  In  both  cases,  the 








































































Vstart), and keeping  the same minimal DC bias point  in accumulation  (Vstress)  (see Figures 2(b) and  (d)). 


























also measured during a  recovery process at  room  temperature  (RT) without biasing  the  stack, which 
followed the previously mentioned CVS. The results obtained are presented in Figure 5(a) and (b), and it 
is interesting to note that VFB shift is always more significant in the case of the non‐annealed samples (no‐












































reported  direct  experimental  evidence  using  Soft  and  Hard  X‐rays  synchrotron  photoelectron 
spectroscopy about the chemical states of germanium in the Ge/ALD‐Al2O3 region during FGA. It shows 
that  the Germanium oxide  (GeOx, Germanium  in oxidation  states  lower  than  +4)  formed  at  the high‐






with  residual  hydroxyls  incorporated  during  the  growth  of  the ALD‐Al2O3,  producing H2O.  The water 
molecules  thus  formed  can  further  react with Ge and GeOx  to  form GeO2  (a  less defective Ge oxide) 
reducing  the density of defects at  the  interface.  It  is worth  to mention  that  this proposed  reaction  is 
consistent with prior experiments on high‐k oxides on Ge substrates[10], [23], and that the existence of 





















As  previously mentioned,  H  present  in  the  FGA  atmosphere  reacts with  the  defects  at  the 















The  influence of  forming  gas  annealing on  the degradation under  voltage  stress of multi‐layered 





















and taking  into account previous  literature about the degradation mechanisms  in  InGaAs –based MOS 
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Figure  2.  Single  Frequency  Capacitance  –  Voltage  hysteresis  measurements.  Without  Forming  Gas 
Annealing  (no‐FGA)  samples  negatively  (a)  and  positively  (b)  stressed.  Forming Gas  Annealing  (FGA) 
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